v4orb2.wiki

описание пикапов и диссектора ВЭПП3-4
git clone http://www.inp.nsk.su/~bekhte/v4orb2.wiki.git
Log | Files | Refs

commit 6e2e49d8c598bf30fac1c599fab9845264e90391
parent cecd9139f0f9938b7d48fbc9e9e0032922b2499e
Author: bh <e.a.bekhtenev@inp.nsk.su>
Date:   Wed Feb 22 14:31:12 +0700

upd dissector

Diffstat:
dissector.md | 71+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
1 file changed, 71 insertions(+), 0 deletions(-)
diff --git a/dissector.md b/dissector.md @@ -46,4 +46,75 @@ SMA разъем (“0-SEPAR”) предназначен для подачи и На задней панели находится разъем типа SMA для соединения с Диссектором и гнездо сетевого питания 220В. +# Принцип действия Блока АЦП. + +Блок-схема Блока АЦП представлена на [Рис.3](#fig3). + +![Рис.3. Блок-схема Блока АЦП.][fig3] + +[fig3]:dissector.img/fig3.png + +Блок состоит из аналоговой схемы, цифровой схемы и схемы таймирования. +Аналоговая схема включает в себя входной неотражающий фильтр нижних частот с +частотой среза 35 МГЦ, малошумящий усилитель с коэффициентом усиления ~15 дБ, +усилитель с регулируемым усилением, коэффициент усиления которого может принимать +одно из фиксированных значений (либо 0 дБ, либо 15 дБ), и 14-разрядный АЦП. Далее +преобразованный в цифровой вид сигнал поступает в FPGA, где записывается во +внутреннюю память FPGA емкостью 16K оборотов, а также накапливается. Одновременно +через FPGA осуществляется запись во внешнюю память емкостью 1М оборотов. Таким +образом, существуют 2 буфера памяти: память внутри FPGA емкостью 16К (2<sup>15</sup>) оборотов +(внутренняя память) и внешняя память емкостью 1М (2<sup>20</sup>) оборотов. Во внутреннюю +память могут быть записаны как пооборотные данные, так и накопленные данные, +содержащие “профиль” пучка. + +Схема таймирования представляет собой последовательное соединение 2-х каскадов +задержки – “грубой” задержки и “плавной” задержки. На вход схемы таймирования +поступают частота ВЧ (“RF”) и импульс “нулевой” сепаратрисы (“0-SEPAR”). Схема +“грубой” задержки представляет собой программируемый счетчик, который отсчитывает +заданное количество периодов частоты ВЧ после переднего фронта импульса “нулевой” +сепаратрисы. Задается “грубая” задержка битами 0-7 регистра 6. Схема “плавной” +задержки имеет шаг 10 пс и диапазон 10.24 нс. Управляется она битами 0-9 регистра 8. +Подбирая правильные коды “грубой” и “плавной” задержек, схема таймирования +обеспечивает оцифровку сигнала Диссектора точно на его вершине. + +Получение команд из компьютера и отсылка результатов измерения осуществляется +через Ethernet интерфейс блока, работающий со скоростью 100 Мбит/сек. + +# Режимы работы Блока АЦП. + +Существует 2 основных режима работы блока АЦП: + +1. Режим пооборотных измерений; +2. Режим получения массива накопленных данных. + +В режиме пооборотных измерений осуществляется однократный запуск блока +(программный или от внешнего импульса “START”) с заполнением внутренней и внешней +памяти пооборотных измерений ([Рис.4](#fig4)). Длительность цикла измерения T<sub>И</sub> задается +программно кодами, записываемыми в регистры 1,2: _T<sub>И</sub> = Code_Т × T<sub>0</sub>_, где T<sub>0</sub> – период +частоты обращения, _Code_Т_ – 24-битный код, записанный в регистры 1,2 (равный числу +оборотов цикла измерения). Величина _Code_Т_ должна быть больше размера массива +пооборотных измерений, который пользователь хочет получить. + +![Рис.4. Временная диаграмма режима пооборотных измерений.][fig4] + +[fig4]:dissector.img/fig4.png + +Кроме массива пооборотных измерений в данном режиме из блока можно получить +среднее значение амплитуды сигнала за время T<sub>И</sub> (с помощью команды 0х02). +В режиме получения массива накопленных данных общий цикл измерения состоит +из серии элементарных циклов измерения, показанных на Рис.4. Временная диаграмма, +поясняющая работу в этом режиме, показана на Рис.5. + +![Рис.5. Временная диаграмма режима получения массива накопленных данных.][fig5] + +[fig5]:dissector.img/fig5.png + + +В течение каждого элементарного цикла идет накопление сигнала. По окончании +элементарного цикла накопленный сигнал записывается в ячейку внутренней памяти. По +окончании общего (или суммарного) цикла измерения (T<sub>Σ</sub>) во внутренней памяти будет +записан массив из N<sub>e</sub> + 1 значений (средних значений амплитуды сигнала за времена T<sub>И</sub>). +Как задавать величину Ne будет описано ниже. +Режим получения массива накопленных может быть двух подвидов: + [руководство](Dissector_v3.pdf)